科普分享 | 半导体芯片封装原理简介及芯片封装类型图解（二）

CBGA封装模型的建立

a.主要应用：高功耗处理器，军事用芯片

b.主要分为：

1.Flip-Chip

2.BondWire

主要类型的CBGA封装

Wire-Bonded CBGA

Flip-Chip CBGA

Bare-Die

Caped

PQFP封装模型的建立

a.Plastic Quad Flat Pack (thin version called TQFP)

b.常用于逻辑芯片, ASIC芯片, 显示芯片等

c.封装外管脚(Lead), 表面贴装

截面结构图

a.PQFP封装优缺点?

1.成熟的封装类型，可采用传统的加工方法；

2.成本低廉；

3.适用于中低功耗且中等数目I/O(50-300)，

4.热阻高，不采用Heatslug等附加散热手段的条件下功耗很难突破2W

5.管脚间距难以做得过小(难于小于0.4mm)，相对于BGA封装I/O 数目少．

b.无散热器时的主要散热路径

1.The die and the die flag

2.The leadframe

3.The board

注意：在Lead数目较多的情况下，Bondwires的传热分额可能高达15%，但是在热测试芯片中，由于Bondwires数目较少，忽略了这部分热量

注意：一部分热量由芯片传至散热器上，又有可能重新传递回芯片上．

SOP/TSOP封装模型的建立

a.Small Outline Package

b.Low profile version known as Thin Small Outline Package (TSOP)

c.类似于 PQFP, 只是只有两边有管脚

d.广泛应用于内存芯片

e.常见的类型

1.常规

2.Lead-on-Chip

a.部分芯片建模时可将各边管脚统一建立；

b.管脚数较小应将各管脚单独建出；

c.fused lead　一定要单独建出；

d.Tie bars 一般可以忽略；

QFN封装模型的建立

a.主要用于替换引脚数小于80的引线装芯片 (主要是 TSOP and TSSOP)

b.尺寸较小，同时相对于TSOP/TSSOP散热性能好；

c.Theta-JA 通常只有 TSSOP芯片的一半左右；

d.主要传热路径：Die Die Attach Pad Exposed Pad PCB；

e.次要传热路径：Lead(最好各个管脚单独建出)

f.PCB板下(Exposed Pad下方)通常添加热过孔以加强散热；

CSP封装模型的建立

a.封装相对于Die尺寸不大于20%；

1.主要应用于内存芯片，应用越来越广泛；

2.尺寸小，同时由于信号传输距离短，电气性能好；

3.种类超过 40 种；

b.如封装尺寸相对于Die，大于20%但接近20%，则称为 Near-CSP；

Micro-BGATM封装模型的建立

a.为早期的一种 CSP 设计；

b.常用于闪存芯片；

c.Traces 排布于聚酰亚胺的tape 层；

d.Die与Tape之间有专用的Elastomer；

e.采用引脚Lead将电信号由die传递至 traces；

f.焊球可较随意排布；

g.Die 可放在中心，也可以偏置；

h.主要传热路径：Die --> elastomer --> solder balls --> board；

i.Lead传导热量较少,很多情况下可忽略；

j.Elastomer导热能力差，为主要的散热瓶颈；

k.焊球要求单独建出；

l.Tape中Trace的传导较少,但是不能忽略；

m.Solder Ball也构成相对较小的热阻(相对于Elastomer)

其它的 CSP芯片

a.Fine-Pitch BGA (ChipArrayTM, FSBGA)

1.类似于PBGA, 比焊球间距更小

2.Fan-in traces

3.所有的过孔都必须单独建出

b.MicroStarTM / FlexBGATM

类似于 ChipArray, 但基片材料为tape 而非 BT

堆栈封装(Stacked Packages)模型的建立

a.开始应用于内存领域 (stacked TSOP)

b.近来应用到了面阵列封装领域

mZ-Ball Stack TM

日前行业和市场最火的工艺

堆栈裸片封装(Stacked-Die Packages)的建模

a.别名 SiP (System in Package)

b.通常堆栈2-4层裸片

1.目前也在研发6层或更多数目的堆栈裸片

2.当所有的功能难以集中在单片裸片中时应用

c.常见的应用:

Flash/SRAM,ASIC/Memory,Memory/Logic,Analog/Logic

d.In area array or leaded package outlines

e.加工困难,第层裸片都必须加工为特别薄 (50微米级)

f.需要精细的电路设计和散热设计

g.尚无成熟的热简化模型

h.芯片常用于体积要求较小的手机或其它移动电子设计

SiP

基于打线的3D-SIP封装技术

免责声明：本文系网络转载或改编，版权归原作者所有。但因转载众多，无法确认真正原始作者，故标明转载来源。如涉及版权等问题，

请与我们联系删除！本文内容为原作者观点，并不代表我司赞同其观点和对真实性负责。

上一条 :科普分享 | 半导体芯片封装原理简介及芯片封装类型图解（一）

下一条 : 科普分享 | 20个电动机基本常识

return